修士論文

ソフトマクロCPU上での

ハード/ソフト協調設計と並列処理環境の実現

氏		名	:	船附 誠弘
学	籍 番	号	:	6124050212-6
指	導教	員	:	山崎 勝弘 教授
提	出	日	:	2007年2月16日

立命館大学大学院 理工学研究科 情報システム学専攻

内容梗概

本論文では、年々市場規模が拡大している FPGA(Field Programable Gate Array)を用い たハードウェア/ソフトウェア協調設計を行い、アプリケーションの性能バランスを考慮し たシステム構成を評価、実装した.また、協調設計のシステムを利用し、ソフトマクロ CPU のペリフェラルハードウェア IP として自作のプロセッサコアを接続することにより、ヘテ ロジーニアスなマルチコア環境の基礎を構築し、演算の並列分散処理を行った.

研究においては、開発ボードとして、Virtex-4 MB LX60 Development Board revision3 を用い、同じく Xilinx 社が自社デバイス用に提供するソフトマクロ CPU の MicroBlaze を メイン CPU として使用した. 自作のハードウェアについては、Verilog-HDL で記述した設 計データを合成することでメイン CPU と通信し、協調動作処理を行う.

セキュアハッシュアルゴリズム SHA-1 を対象に C 言語によるプログラミングでアプリケ ーションを記述し, MicroBlaze による処理負荷部の解析とハードウェアとソフトウェアの 分割パターン探索を行った.パターン探索においては,回路規模,所要クロックサイクル 数,使用メモリ量の 3 つを考慮し,実験の結果,使用メモリ量の変化が微小なことから, 回路規模とクロックサイクル数の相関でコストパフォーマンスの高いパターンとハードウ ェア化の優先度を導出した.

また、上記実験をもとに FPGA での分割処理環境の構築と性能評価の手法を確立し、上 記分割処理環境を基礎に自作プロセッサコアを MicroBlaze に接続することで、ヘテロジー ニアスなマルチコアによる並列処理環境を実現した.スレーブは本研究室で以前設計した 3 種類のプロセッサ接続が確認でき、総和計算の並列化においてプロセッサ数に応じた性能 向上が得られた.

この研究から, FPGA 上でのマルチコア構成での並列分散処理が可能であることを示した.また,汎用性を考慮したプロセッサインタフェースの策定や MicroBlaze によるデータ 駆動制御などについて,性能向上を目的とした検討,考察を行った.

i

目次

1. l	まじめに	1
2. ン	フトマクロCPU上でのハード/ソフト協調設計	3
2.1	ソフトマクロCPU上でのシステム構成	3
2.2	ハード/ソフト協調設計フロー	4
2.3	XPSによるMicroBlazeシステムの開発	$\dots 5$
3. セ	キュアハッシュSHA-1 のハード/ソフト協調設計手法の検証	6
3.1	SHA-1のアルゴリズム	6
3.2	CPU上での過負荷部解析と分割検討	. 11
3.3	6 各モジュールのハードウェア設計	.13
3.4	SHA-1 分割評価システムの構成	. 19
3.5	評価結果と考察	.21
4. ン	フトマクロCPU上での並列処理環境の実現	.23
4.1	MicroBlazeとオリジナルプロセッサの接続	.23
4.2	オリジナルプロセッサとのデータ通信と制御	.24
4.3	教育用プロセッサKUE-CHIP2 とMicroBlazeの接続	.25
4.4	並列処理に向けたKUE-CHIP2 の 32 ビット拡張	.28
4.5	シングルサイクルプロセッサSOARとMicroBlazeの接続	. 31
4.6	並列処理環境の実現と評価	. 33
5. F	PGAマルチコア環境の機能拡張と検討	.40
5.1	スレーブプロセッサ標準接続インタフェース	.40
5.2	プロセッサ間データ通信の動的可変量化	. 42
5.3	FSLを用いた高並列度の処理環境の検討	. 45
6. 未	うわりに	. 47

図目次

図 1	MicroBlazeを用いたFPGAシステムの構成	3
図 2	ハード/ソフト協調設計フロー	4
図 3	SHA-1 のハッシュ生成フロー	6
図 4	メッセージデータ数3のパディング	7
図 5	メッセージデータ数 56 のときのパディング	8
図 6	ブロックデータのワード分割	8
図 7	SHA-1 の負荷割合	11
図 8	FSLによるハードウェアの接続	13
図 9	FSLのブロック図	13
図 10) FSLを用いたユーザ回路の構成	14

义	11	Sequence Generateのブロック図	. 15
义	12	SHA functionのブロック図	.16
义	13	Get Constantsのブロック図	.17
义	14	Rotate Leftのブロック図	.17
义	15	Add Hashのブロック図	. 18
义	16	SHA-1 分割評価システム基本構成	.19
义	17	Cプログラム上のハードウェアとの通信記述	.20
义	18	Cプログラム上でのクロックサイクル数計測方法	.21
义	19	MicroBlazeを用いたマルチコア構造	.23
义	20	FSLを用いたオリジナルプロセッサのデータ通信構造	.24
义	21	FSLによるプロセッサ通信の状態遷移図	.25
义	22	FSL対応のKUE-CHIP2の入出力	.26
义	23	FSL対応KUE-CHIP2 の内部構造	.27
义	24	マスタのCプログラム記述例	.28
义	25	32 ビット拡張したKUE-CHIP2 の入出力	.29
义	26	拡張KUE-CHIP2 の内部構造	. 30
义	27	SOARの入出力	. 31
义	28	SOARにおけるプロセッサ通信の状態遷移	. 32
义	29	MicroBlazeを用いたKUE-CHIP2 並列処理環境	. 33
义	30	逐次処理によるNまでの総和のフローチャート	. 34
义	31	並列化によるスレーブプロセッサのフローチャート	. 35
义	32	MicroBlazeによるスレーブへの処理割り当て	. 35
义	33	KUE-CHIP2 による並列処理の速度向上	. 37
义	34	SOARによる速度向上	. 38
义	35	プロセッサデバッガに基づくプロセッサインタフェース	. 40
义	36	可変量データ転送を用いた通信状態遷移	. 42
义	37	MicroBlaze上での可変量通信	.43
义	38	FSLを用いた高並列処理環境の構造	. 45

表目次

表	1	SHA-1 各機能ブロックの所要クロックサイクル数	. 11
表	2	機能ブロック単位での切り分けパターン	.12
表	3	FSLの入出力リスト	14
表	4:	Sequence Generateの入出力リスト	.15
表	5	SHA functionの入出力リスト	.16
表	6	Get Constantsの入出力リスト	.16

表	7	Rotate Leftの入出力リスト	.17
表	8	Add Hashの入出力リスト	.18
表	9	分割パターン毎の評価結果	.21
表	10	KUE-CHIP2 の入出力リスト	.26
表	11	プログラムの動作検証	.28
表	12	32 ビット拡張したKUE-CHIP2 の入出力リスト	. 29
表	13	拡張版KUE-CHIP2 のプログラム動作検証	. 31
表	14	SOARの入出力リスト	. 32
表	15	KUE-CHIP2 によるNまでの総和のクロックサイクル数	. 36
表	16	SOARによるNまでの総和のクロックサイクル数	. 37
表	17	マスタと組み合わせた場合のクロックサイクル数数	. 38
表	18	プロセッサデバッガに基づくプロセッサ入出力	.41
表	19	標準インタフェースによるプロセッサの実装結果	.41
表	20	固定量通信と可変量通信の比較	. 43

はじめに

現在,半導体は日常に存在するあらゆる家電製品やパーソナルコンピュータ,自動車, 通信機器にまで幅広く用いられており,世界における半導体市場規模が過去最高を更新し 続けていることからも半導体が生活の中枢を担っていることは間違いない.このような半 導体の生活への浸透に応じて,高機能化や高性能化,低消費電力やコストパフォーマンス など,半導体製品に対する要求も多様化し,さらにはこれらの要求のバランスを取ること が望まれている.また,組み込み機器の開発サイクルにおいては,激しい競争の中で新製 品の投入時期が早くなっており,製品開発の効率化が求められている.

しかし, 膨らみ続けるシステム LSI の規模と開発サイクルの短期化, コスト削減による 人的投資の困難といった背景の中で現状の設計効率では完全なカバーができず, 開発現場 は疲弊した状況であるといえる.システム LSI はハードウェアとソフトウェアの混在した 製品であり,以前から本研究室ではハード/ソフト協調設計の開発効率の向上を目的に機能 ブロック単位のハードとソフトの分割探索に着目し, コストや性能, 消費電力などの様々 な要求を満たす最適な構成をいかに早く,より正確に求めるかについて日々研究を行って きた[1-5].

本論文ではソフトマクロ CPU である MicroBlaze を用いたアプリケーションの設計空間 探索と並列処理環境の実現を目的とする.具体的には FPGA 上にハード/ソフト協調システ ムを実現し、機能ブロックのハードウェア化による様々なパターン毎の回路規模や所要ク ロックサイクル数、メモリ使用量の測定を行い、最適な構成の探索を行う.対象アプリケ ーションは米国標準技術研究所(NIST)によって 1995 年米国政府の標準ハッシュ関数とし て採用された SHA-1を用いた.SHA-1はハッシュ関数として世の中の様々なアプリケーシ ョンやプロトコルに用いられている.また、上記実験によって構成された FPGA システム を参考に専用ハードウェアの替わりにオリジナルのプロセッサを接続し、処理を分担して 行う並列処理環境を提案し、実現、性能検証も行っている.

現在の高性能 FPGA ではプロセッサを複数台実装できる十分な回路規模があり, FPGA 最大の利点である回路の再構成が可能なことからデジタル家電製品においても ASIC で賄 ってきた部分を, FPGA で実現されるケースが増えている.システム LSI におけるハード ウェアアクセラレーションの恩恵は依然大きいが, アルゴリズムの進化などによる仕様変 更には非常に脆く,専用ハードウェア設計に要するコストも大きくなることが予想できる. そこで FPGA でマルチコア環境を構築することで,処理のスループットを向上し,再利用 性,柔軟性の高いソフトウェア資源を同じく再利用性,柔軟性の高いソフト・マクロ CPU で処理することでシステム設計における開発サイクルの短縮化に貢献することが目標であ る.

FPGA上での並列処理環境の構築においては、MicroBlaze に複数のオリジナルプロセッ サを直結する構造となっており、MicroBlaze を全体処理するマスタプロセッサとする.本 研究で接続するスレーブプロセッサには教育用マイクロプロセッサ KUE-CHIP2 [11-15]と RSIC アーキテクチャである SOAR, MON を用いた [16][17]. これらは高性能計算研究室 の設計資産として HDL データで存在する. 32 ビットに拡張した KUE-CHIP2 を複数台接 続し,所要クロックサイクル数を計測することで並列処理環境の有効性の検証を行う.

また、並列処理環境の汎用性を追及するために異なるアーキテクチャのプロセッサコア を接続し、どのようなプロセッサも接続できるようなインタフェースの考察を行っている. さらに、FSL(Fast Simplex Link)による高並列構成の方法論についても言及を行い、並列 処理環境の改善や有効性を高めるための検討を行う.

本論文の構成としては、第2章では MicroBlaze を用いたハード/ソフト協調設計や FPGA システムの構成について述べ、第3章で SHA-1 を対象アプリケーションとしたハード/ソフ ト協調設計手法の検証を、第4章では MicroBlaze と教育用プロセッサ KUE-CHIP2 によ る並列処理環境の構築と検証、そして第5章では FPGA マルチコア環境の高性能化や高並 列構成への検討について述べる.

2. ソフトマクロCPU上でのハード/ソフト協調設計

2.1 ソフトマクロCPU上でのシステム構成

近年,FPGAの市場規模は年々上昇傾向にあり,それに伴って回路の大規模化や低消 費電力化および低コスト化が進んでいる.今やシステムLSIの必要条件ともいえるプロ セッサコアも1つのFPGA内に搭載が可能である.大手FPGAメーカー各社はデバイス の優位性を示す指標の1つとして自社デバイス専用のソフトマクロCPUをユーザに提 供できることが当然となってきた.ソフトマクロCPUとは回路設計情報として提供さ れ,FPGAに実装できるCPUであり,LUTやマクロブロックなどのFPGA内部の構成 要素を活用してマイクロプロセッサの機能を実現することができる.本研究ではXilinx 社のFPGAを用い,同社が提供するソフトマクロCPUのMicroblazeを用いてシステム を実現している. 図 1にMicroBlazeを用いたFPGAシステムの構成を示す. MicroBlazeはソフトウェアの実行とともにシステム全体の制御を行う.OPBにはホス トPCとの通信を行うUARTやボードに付属している大規模SRAMとの通信を制御する DDR Controler,またGPIOと呼ばれるインタフェースを用いたハードウェアの接続が 可能である.また,OPBを介さずにFSLというインタフェースを用いることで MicroBlazeとハードウェアを直結することが出来る.



図 1 MicroBlaze を用いた FPGA システムの構成

MicroBlaze を用いたシステムの開発環境として XilinxPlatformStudio(XPS)が用意 されており、実装する CPU コアの設定や周辺のモジュールとの接続設定を、XPS を用 いてカスタマイズできる. ソフトマクロ CPU と ASIC で設計されたいわゆるハードマ クロの汎用 CPU を比較した場合、ソフトマクロ CPU はソフトウェアメモリ使用量や 浮動小数点ユニットなどの様々なオプションを自由に設定することができ、必要な機 能だけを FPGA 上に実装するために非常にデバイスの使用効率が高い. またもう1つ の利点として、CPU コアと外部メモリや I/O 機器などの接続を制御するバスの構成も FPGA で自由に定義することができるため、追加機能による仕様変更にも柔軟に対応 することができ、自分で HDL や EDIF でハードウェアアクセラレーター設計し、ツー ルが提供するインタフェースを用いてシステムの高速化も容易に実現することができ る. 本研究では MicroBlaze にオリジナルの IP を接続することにより、FPGA を用い たシステムの有用性を追求していく.

2.2 ハード/ソフト協調設計フロー



図 2に本研究におけるアプリケーションのハード/ソフト協調設計のフローを示す.

図 2 ハード/ソフト協調設計フロー

システム LSI にアプリケーションを実装するにはまず C 言語でアプリケーションの プロトタイピングが必要となる. このフェーズはシステム設計において最も重要であ り,要求を正確に把握し仕様定義を行わなければならない. アプリケーションをどの ようなモジュールに切り分けるのか,切り分けたモジュールの入出力仕様はどのよう にするのかなど判断を誤るとウォータフォール設計である本フローでは後に大きな手 戻りが生じてしまう. 次に,プロトタイピングしたアプリケーションを MicroBlaze 上 で実行し、機能モジュール単位での処理負荷割合を測定する.測定にはハードウェア で実装したクロックカウンタを MicroBlaze に接続して確認することができ、所要クロ ックサイクル数からモジュールのハードウェア化に優先順位をつける.優先順位を元 にハードウェアとソフトウェアの分割候補を決めた後、分割パターンに応じた設計を 行う.ソフトウェアはプロトタイピングで設計したソースファイルを使用できるので 実際には HDL によって専用ハードウェアを設計していく.設計が完了すれば分割パタ ーン毎に FPGA 上で順次実装を行い、所要クロックサイクル数の改善や回路規模増加 量、SW メモリ使用量などを分析して要求に最も適した分割パターンを決定し採用する.

2.3 XPSによるMicroBlazeシステムの開発

MicroBlaze を用いた FPGA システムの設計および実装は XPS で行うことができる.本 研究では XPS8.1iを用いるが、論理合成、マッピング、配置配線などのツールは XPSと協 調関係のある Xilinx 社の ISE8.1i から呼び出して使用している.個別に設計したハードウ ェア IP の検証は MentorGraphics 社の ModelSimXEIII6.0d を用いて行った. 開発におい てはまず, BSB(BaseSystemBuilder)ウィザードを用いてシステムの土台を設定する. BSB での設定は実装に使用する FPGA ボードの種類によってそれぞれ異なるので事前にボード の構成情報をベンダーから取得しておく必要がある. BSB により SW メモリ使用量やシス テムクロック周波数, 浮動小数点ユニットの有無, SRAM や rs232c などの外部周辺モジュ ールとの接続設定を対話形式で決定していく.次に MicroBlaze に接続する自作 IP の取り 込みと結合を行う.事前に機能検証を行った HDL 記述に対して, MicroBlaze との通信イ ンタフェースモジュールに組み込むことで追加することができる. 統合されたハードウェ ア情報に論理合成、マッピング、配置配線を行い FPGA 書き込み用のビットストリームを 生成する.この段階でハードウェアの実装が可能となる.次にソフトウェア側の設計では MicroBlaze 上で処理するための C プログラムを用意し、コンパイルを行う. 自作 IP との 通信を行うマクロは XPS のライブラリ内に保持されており,各ライブラリとのリンクを行 うことによって実行制御が可能となる. コンパイルによって生成された実行形式ファイル が MicroBlaze の Block RAM に格納されるように FPGA ビットファイルの書き換えを行い, 最終的な書き込み用データを生成する. コンフィギュレーションによって FPGA に書き込 まれると同時に main 関数の処理が起動し, rs232c を通じて標準出力を確認することで、 所要クロックサイクルの測定やプロトタイプとの一致検証を行うことができる.

3. セキュアハッシュSHA-1のハード/ソフト協調設計手法の検証

3.1 SHA-1 のアルゴリズム

SHA-1(Secure Hash Algorithm 1)は、米国標準技術研究所(NIST)によって 1995 年米国 政府の標準ハッシュ関数として採用されている. アルゴリズムは同じくハッシュアルゴリ ズムである MD4 から発展させたものであり、MD5 よりも攻撃に対する耐性が強いと考え られている. 応用範囲としては TLS, SSL, PGP, SSH, S/MIME, IPSec などの様々な アプリケーションやプロトコルに採用されている. SHA-1 の仕様は FIPS180-2(Federal Information Processing Standards 180-2)に記載されている.

図 3にSHA-1アルゴリズムのハッシュ生成フローを示す.



図 3 SHA-1のハッシュ生成フロー

本研究においては入力のメッセージデータは 8bit 単位で受け取るものと想定している. SHA-1 アルゴリズムでは一般的にメッセージデータをパッキングし,512bit にまとめられ たデータのことをブロックという.メッセージデータのパッキングを MessagePadding が 担当する.一般的にメッセージデータ長は可変長であるので,生成されるブロックの個数 はメッセージデータ長に依存関係がある.ブロック化されたデータから SequenceGenerate, CalculateHash を経てハッシュデータを生成し,ブロック個数の分だけ AddHash で更新す ることで最終的な 150bit のハッシュデータが生成される.ハッシュ生成における計算量は ブロック 個数分の処理で決まるので,ブロック 個数に比例して大きくなる.以下, MessagePadding, SquenceGeneate, CalcHash, AddHash の処理内容を説明していく. FIPS180-2に記載されているSHA-1の仕様には各機能ブロックの名称が明確に定義されて いないため、本研究においては上記モジュール名を便宜的につけている.

3.1.1 Message Padding

Message Padding では入力されるメッセージデータを 512bit のブロックデータにパッケ ージングして出力する. 通常は入力されてくる 8bit のメッセージを 64 個受け取って出力す るだけの処理になるが, 全メッセージ入力の受け取り後, 以下のデータのパディングを行 う.

- ・ 最後のメッセージデータの直後に終端ビット'1'を付加
- ・ ブロックの最後の 64bit にメッセージデータ長(bit)を付加

後者のメッセージデータ長の付加については最終ブロックにかかるメッセージデータ数 によってはブロック長が変化するため、カウンティングによる制御が必要である.具体的 な例を FIPS180-2 に記載されているメッセージデータを例として説明する.

(1) メッセージ"abc"(3文字)の場合

メッセージデータ数が3文字のときのパディングの様子を図 4に示す.



図 4 メッセージデータ数3のパディング

この場合ではメッセージデータ(16 進表示 61,62,63)が順次入力され,終端ビット'1'が挿入される.ただしメッセージデータは 8bit 単位なので実際は 16 進表示 80(2 進 1000000) が挿入されることになる.図における 00 は空白メッセージに相当し,8 文字以上の空白メ ッセージがあるためメッセージ長情報を同一ブロック内に挿入でき,パディングにおける 制御は比較的容易である.

(2) メッセージ"abcdbcdecdefdefgefghfghighijhijkijkljklmklmnlmnomnopnopq"(56 文字)の場合

メッセージデータ数が56文字のときのパディングの様子を図5に示す.この場合でもメ ッセージデータと終端ビットの挿入は3文字のときと同様に行われるが,この時点でメッ セージ長情報を格納する 64bit分の空白が確保できていないことがわかる.このとき残りの 空白にはメッセージ長情報は格納せずに新しいデータブロックを生成し,空白メッセージ とメッセージ長を挿入して処理をしなければならない,この場合のパディングの制御は追 加のブロック生成をしなければならないことや,新規ブロックに応じてプログラム全体の 制御にもブロック数が増えることを把握させなければならず,煩雑になる.

Data Block1											Da	ta I	<u>-</u> Bloc	k2		
80	00	00	00	00	00	00	00		00	00	00	00	00	00	01	CO
6d	6e	6f	70	6e	6f	70	71	追加で生成	00	00	00	00	00	00	00	00
6b	6c	6d	6e	6c	6d	6e	6f	格納するブロックを	00	00	00	00	00	00	00	00
69	6a	6b	6c	6a	6b	6c	6d	メッセージ長情報を	00	00	00	00	00	00	00	00
67	68	69	6a	68	69	6a	6b		00	00	00	00	00	00	00	00
65	66	67	68	66	67	68	69		00	00	00	00	00	00	00	00
63	64	65	66	64	65	66	67		00	00	00	00	00	00	00	00
61	62	63	64	62	63	64	65		00	00	00	00	00	00	00	00
									. — —							

図 5 メッセージデータ数56のときのパディング

3.1.2 Sequence Generate

Message Paddingで生成されたブロックデータから 32bitを1ワードとする要素数 80 の 配列状のワードシーケンスを生成する.その際ブロックデータは図 6のように 32bit単位の 16 個のワードデータに分割される.



図 6 ブロックデータのワード分割

図 6で示す 16 個のワードデータを M_t としたとき, 生成されるワードシーケンス W_t は次式のようになる.

$$W_{t} = \begin{cases} M_{t} & 0 \le t \le 15\\ ROTL^{1} (W_{t-3} \oplus W_{t-8} \oplus W_{t-14} \oplus W_{t-16}) & 16 \le t \le 79 \end{cases}$$
(3.1)

式(3.1)における *ROTL*¹は1ビットの右ローテート, ①は排他的論理和を意味する.ワードシーケンスの生成においてはメッセージデータそのものをワードとして出力した後,過 去の出力ワードを抽出し,フィードバックを繰り返しながら新たなワードシーケンスを生成していき,要素数 80 になるまで処理を継続する。

3.1.3 Calculate Hash

Calculate Hash では Sequence Generate で生成したワードシーケンスを用いて一時的な 150bit のハッシュ値を求める. 32bit の内部変数 a, b, c, d, e に対して演算を行うがまず 初期化処理として次式のようにその時点で最新の中間ハッシュ値 $H_{a}^{(i-1)}$ を代入する.

$$a = H_0^{(i-1)} \qquad (H_0^{(0)} = 67452301) b = H_1^{(i-1)} \qquad (H_1^{(0)} = efcdab89) c = H_2^{(i-1)} \qquad (H_2^{(0)} = 98badcfe) d = H_3^{(i-1)} \qquad (H_3^{(0)} = 10325476) e = H_4^{(i-1)} \qquad (H_4^{(0)} = c3d2e1f0)$$
(3.2)

式中のiはブロックの番号であり,最初のブロック番号は1である.ブロック番号1に対応 するハッシュ値は式中右側カッコ内の値であり.後述する Add Hash を経て更新される. 初期化された中間変数とワードシーケンス配列を組み合わせた演算内容は以下の通りにな る

for
$$t = 0$$
 to 79
{
 $T = ROTL^{5}(a) + f_{t}(b,c,d) + e + K_{t} + W_{t}$
 $e = d$
 $d = c$ (3.3)
 $c = ROTL^{30}(b)$
 $b = a$
 $a = T$
}

処理内容としては各変数間のシフトを繰り返し、変数間に論理演算やテーブル参照など を行う.本研究ではこれらの処理の一部を Calculate Hash 内部でのサブモジュールとして 配置しており、Calculate Hash 同様サブモジュール名も便宜的に命名している.モジュー ル名と各処理の詳細を次に示す.

(1) SHA function

この処理は式(3.3)の f_t ()に相当する. 処理内容はワードシーケンス配列の要素番号に応じて以下のように変化する.

$$f_t(x, y, z) = \begin{cases} (x \land y) \oplus (\neg x \land z) & 0 \le t \le 19 \\ x \oplus y \oplus z & 20 \le t \le 39 \\ (x \land y) \oplus (x \land z) \oplus (y \land z) & 40 \le t \le 59 \\ x \oplus y \oplus z & 60 \le t \le 79 \end{cases}$$
(3.4)

(2) Get Constants

この処理は式(3.3)の K, に相当する. 処理内容はワードシーケンス配列の要素番号に応じて以下のようなコンスタント値を返す.

$$K_{t} = \begin{cases} 5a827999 & 0 \le t \le 19 \\ 6ed9eba1 & 20 \le t \le 39 \\ 8f1bbcdc & 40 \le t \le 59 \\ ca62c1d6 & 60 \le t \le 79 \end{cases}$$
(3.5)

(2) Rotate Left

この処理は式(3.3)の ROTL"に相当する.処理内容は n bit の右ローテートを行う.

$$ROTL^{n}(x) = (x << n) \lor (x >> 32 - n)$$
 (3.6)

3.1.4 Add Hash

Add Hash では Calculate Hash で生成した一時的な 150bit のハッシュ値を加算し, 中間 ハッシュ値 $H_n^{(i-1)}$ を更新する.

$$H_{0}^{(i)} = a + H_{0}^{(i-1)}$$

$$H_{1}^{(i)} = b + H_{1}^{(i-1)}$$

$$H_{2}^{(i)} = c + H_{2}^{(i-1)}$$

$$H_{3}^{(i)} = d + H_{3}^{(i-1)}$$

$$H_{4}^{(i)} = e + H_{4}^{(i-1)}$$
(3.7)

3.2 CPU上での過負荷部解析と分割検討

ハードウェアとソフトウェアの分割パターンを検討する上で、処理時間は重要な要因の ひとつとして挙げられる.そこでMicroBlazeを用いてSHA-1 における機能ブロック毎の CPU過負荷部解析を行った.具体的な解析方法として事前にVerilog-HDLでハードウェア 設計したクロックカウンタをMicroBlazeに接続し、各機能ブロックが何サイクル処理に要 したかを測定し、相対的な割合を求める.計測対象のメッセージデータはFIPS180-2 の仕 様書にも記載されている"abc"の3文字分のデータを使用した.生成ブロック数が1つであ るため、全体の所要クロックサイクル数を100%として測定している.また、XPSによるC 言語のコンパイルには最適化レベルが選択でき、今回はLevel:High(-O2)でコンパイルを 行っている.FPGA実装後測定した各機能ブロックの所要クロックサイクル数を表1に、 CPU負荷割合をグラフ化したものを図7に示す.

module	Initialize	MessagePadding	SequenceGenerate	CalculateHash	AddHash	Total						
Clock	43	1231	4279	7102	75	12724						

表 1 SHA-1 各機能ブロックの所要クロックサイクル数



図 7 SHA-1 の負荷割合

図 7のグラフからCalculate HashとSequence Generateの負荷が大きいことがわかる. 特にCalculate Hashが 59%と処理全体の半分以上の負荷を占めている. Calculate Hashは 3.1.3 で説明したように他のモジュールに比べて様々な演算要素が凝縮されており、さらに 3 つのサブモジュールが存在する.本研究ではMicroBlazeシステム上での処理内容と負荷 の関連性を探索できることが望ましいと考え、Calculate Hash内部のサブモジュールをハ ードウェアとソフトウェアの分割対象に加えた.

Message Padding モジュールについては全体の処理負荷に対して約1割程度を占めているが、処理内容の性質上入力データそのものに加工を行うわけではなく、様々な制御情報からブロック情報の付加を行うため、ハードウェアでの実装は処理内容に対して複数の制御信号が必要となるのでソフトウェアで実装することにしている.

以上を考慮し,全体処理に対してハードウェア化する部分とソフトウェアで処理する部 分の切り分けパターンを表 2のように選出した.

	ハードウェア処理部	ソフトウェア処理部
S		制御 , MessagePadding
		SequenceGenerate, RotateLeft
		$\operatorname{SHAfunction}$, $\operatorname{GetConstant}$, $\operatorname{AddHash}$
А	RotateLeft	制御, MessagePadding,
		SequenceGenerate,
		$\operatorname{SHAfunction}$, $\operatorname{GetConstant}$, $\operatorname{AddHash}$
В	RotateLeft ,	制御 , MessagePadding , AddHash ,
	GetConstant	SequenceGenerate, SHAfunction
С	RotateLeft , GetConstant ,	制御, MessagePadding,
	SequenceGenerate	SHAfunction , AddHash
D	RotateLeft , GetConstant ,	制御, MessagePadding,
	SequenceGenerate , SHAfunction	AddHash
Е	RotateLeft , GetConstant ,	制御 , MessagePadding
	SequenceGenerate , SHAfunction ,	
	AddHash	

表 2 機能ブロック単位での切り分けパターン

表 2の切り分けパターンのうち、パターンSはすべてをソフトウェアで実行することを示 し、検証における評価基準となる. Aから順に処理負荷割合の高いモジュールをハードウェ ア側に追加していき、パターンEがMicroBlaze上で最もハードウェア比率が高い構成となっ ている. これらのパターンに対して実行クロックサイクル数、実装回路規模、使用ソフト ウェアメモリ量を解析し、最適なパターン探索を行う.

3.3 各モジュールのハードウェア設計

SHA-1 のハードウェア/ソフトウェア協調設計システムでは, MicroBlazeと各専用ハード ウェアとの接続にFSL(Fast Simplex Link)を使用する. FSLを用いた専用ハードウェアの 接続を図 8に示す.



図 8 FSL によるハードウェアの接続

FSLはFIFOベースの通信インタフェースであり、一方向通信のため一つのユーザ回路の 接続には基本的に2つのFSLを用いる. MicroBlazeでは最大8つまでユーザ回路をFSLで 繋ぐことができ、各通信がポイント間で専用に用いられるため、アービトレーションの必 要が無く高速な動作が可能である.図9にFSLアーキテクチャのブロック図を、表3に入 出力リストをそれぞれ示す.



図 9 FSL のブロック図

FSL のデータバス幅は 8, 16, 32 ビット, FIFO の深さも共にコンフィギュレーション によって自由に定義することが可能である. MicroBlaze による FSL バスへの書き込みは put 命令によってレジスタの内容が FSL に転送される. この転送にかかる時間は通常 FSL の FIFO がフルでなければ 2 クロックサイクルで完了し, FIFO がフルの場合は書き込みが 行われず, FSL_M_Full が Low になるまでプロセッサが停止する.一方, MicroBlaze への FSL バスからの読み出しは get 命令によって FSL の内容が汎用レジスタに転送される.こ の転送にかかる時間は通常 FIFO にデータが存在すれば 2 クロックサイクルで完了し, FIFO にデータが無ければ FSL_S_Exists が High になるまでプロセッサが停止する.

ポート名	I/O	ビット幅	内容
FSL_M_Clk	in	1	マスター側のクロック
FSL_M_Data	in	32	FIFO に書き込まれるデータ値
FSL_M_Control	in	1	FIFO に書き込まれる制御ビット値
FSL_M_Write	in	1	FIFO へのデータ書き込みを示す ACK 信号
FSL_M_Full	out	1	FIFO がフルであることを示す制御信号
FSL_S_Clk	in	1	スレーブ側のクロック
FSL_S_Data	out	32	FIFO から取り出されるデータ値
FSL_S_Control	out	1	FIFO から取り出される制御ビット値
FSL_S_Read	in	1	FIFO のデータ読み出しを示す ACK 信号
FSL_S_Exists	out	1	FIFO からデータを取り出せるかを示す信号

表 3 FSL の入出力リスト

MicroBlazeにFSLによって自作した回路を接続する場合,設計する回路のインタフェースはFSLで通信できるように調整しなければならない.本研究におけるFSLを用いたユーザ回路の構成を図 10に示す.



図 10 FSL を用いたユーザ回路の構成

ユーザ回路は FSL の通信を制御するトップモジュールとデータの演算処理を行う内部コ アモジュールで構成される. SHA-1 のハードウェア化対象モジュールはすべて所要クロッ クサイクル数がデータに依存せず常に固定であるので、トップモジュールで入出力データ 数をカウントしながら入出力や内部コア部分の制御を行っている. 以下に SHA-1 のハード ウェア化対象モジュールのコア部分の実現について述べる.

3.3.1 Sequence Generate

図 11にSequence Generateのブロック図を,表 4にその入出力を示す. Sequence Generateは 32 ビットの入力データを 16 サイクルかけてシフトレジスタに格納し, 80 サイ クルかけて 32 ビットのワードシーケンスデータを出力する. シフトレジスタ中の 4 つの要素を抽出し, XORと 1 ビットの右ローテート処理を経てシフトレジスタの入力として挿入 され続ける.



図 11 Sequence Generate のブロック図

ポート名	I/O	ビット幅	内容
Data_in	in	32	メッセージワードデータ入力
Sel	in	1	シフトレジスタ入力の選択信号
Data_out	out	32	ワードシーケンス出力

表 4: Sequence Generate の入出力リスト

3.3.2 SHA function

図 12にSHA functionのブロック図を,表 5に入出力リストを示す. SHA functionは 3 つのデータ入力に対する論理演算を行うモジュールで論理演算の内容は上位モジュールであるCalculate Hashのループが何回目であるかによって変化する.



図 12 SHA function のブロック図

表 5 SHA function の入出力リスト

ポート名	I/O	ビット幅	内容
Data_b	in	32	レジスタ B からのデータ入力
Data_c	in	32	レジスタ C からのデータ入力
Data_d	in	32	レジスタ D からのデータ入力
Loop	in	7	ループの周回数(0~79)
Data_out	out	32	SHA function 演算出力

3.3.3 Get Constants

図 13にGet Constantsのブロック図を,表 6に入出力リストを示す. GetConstantsは Calculate Hashのループが何回目であるかという情報をもとに定数値を出力する.

表 6 Get Constants の入出力リスト

ポート名	I/O	ビット幅	内容
Loop	in	7	ループの周回数(0~79)
Data_out	out	32	SHA function 演算出力



図 13 Get Constants のブロック図

3.3.4 Rotate Left

図 14にRotate Leftのブロック図を,表 7に入出力リストを示す. Rotate LeftはCalculate Hash内部の右ローテート処理を行うモジュールでCalculate Hashでは5ビット, 30ビット二つのローテート処理がある.



図 14 Rotate Left のブロック図

表 7 Rotate Left の入	出力リスト	
--------------------	-------	--

ポート名	I/O	ビット幅	内容
Data_in	in	32	Rotate Left モジュールデータ入力
Data_out	out	32	Rotate Left モジュールデータ出力

3.3.5 Add Hash

図 15にAdd Hashのブロック図を,表 8に入出力リストを示す. Add HashはCalculate Hashで生成された中間ハッシュデータを加算することによって更新するモジュールである. ハッシュデータは 150 ビットであるが, FSLのビット幅が 32 ビットであるため,設計した モジュールで 5 回処理を繰り返すことで更新を行う.



図 15 Add Hash のブロック図

ポート名	I/O	ビット幅	内容
Tmp_Hash	in	32	Calculate Hash で生成された中間ハッシュ値
Hash_in	in	32	更新前のハッシュデータ
Hash_out	out	32	更新されたハッシュデータ出力

表 8 Add Hash の入出力リスト

3.4 SHA-1 分割評価システムの構成

3.4.1 SHA-1 分割評価システム

今回設計したハードウェアとソフトウェアのパターン分割の検証は旧MEMEC社(現 Avnet Japan)のFPGAボードに実装した. 図 16にSHA-1 分割評価システムの基本構成を示 す.

MicroBlaze プロセッサコアには、メインメモリとして高速通信インタフェースである LMB(Local Memory Bus)を介して BlockRAM を接続し、ここに命令とデータを格納して いる. SHA-1 の協調動作のうちソフトウェア部分の実行は MicroBlaze プロセッサコアで 処理される. 一方、ハードウェア処理の部分は、各モジュールを Verilog-HDL で設計し、 プロセッサコアと直接接続するインタフェース FSL(Fast Simplex Link)を用いて実装した. この構成をベースとし、専用ハードウェアの着脱やソフトウェアプログラムの改変などで 分割パターンの評価を行った.



図 16 SHA-1 分割評価システム基本構成

3.4.2 SHA-1 分割評価システムの実行

SHA-1 分割評価システムではFPGAへのコンフィギュレーションの直後にソフトウェア 記述のmain関数部の処理が始まる. そのときの実行命令とデータはBlockRAMに格納され ているので, MicroBlazeはBrockRAMからロードしながらソフトウェア処理を行う.また, 専用ハードウェアに処理をさせる場合は,対象となるデータをFSLに書き込むことでハード ウェア処理部に送られる. MicroBlazeではFSL通信用ライブラリが用意されているため, 送信回数分および受信回数分の送受信命令を繰り返すことで処理結果を得ることができる. 図 17に具体的なハードウェアとの通信を行うためのプログラム記述を示す.



図 17 C プログラム上のハードウェアとの通信記述

FSLを用いたハードウェアとの通信は、MicroBlazeシステムの開発環境ツールである EDKであらかじめ用意されている通信ライブラリを用いて、目的のハードウェアが接続さ れているFSLのIDとソフトウェア側の変数を指定することでデータのやり取りができる. 今回はfsl.hで定義されているputfsl0とgetfel0を用いてプログラミングを行った. 図 17で はSequence Generateをハードウェア化した場合のプログラムであり、通信用のファンクシ ョンを用意しておき、ファンクション内部ではputfsl0で 32 ビットブロックワードデータ BlockMem[]を 16 回分連続転送し、次にgetfsl0で生成されたシーケンスをワード単位で outSequence[]に 80 回読み出す. このときgetfsl0はブロッキングを行うため、ハードウェ ア側から出力データがまだ得られない場合、プロセッサの実行を停止してFSLからデータを 取り出せるのを待つ. 評価における処理時間の計測にはハードウェアのクロックカウンタを用いている.クロ ックカウンタはFSLによって接続されており,ソフトウェア側で制御することで所要クロッ クサイクル数を取り出すことができる.図 18にCプログラム上でのクロックサイクル数計 測の様子を示す.



図 18 Cプログラム上でのクロックサイクル数計測方法

実行結果やクロックサイクル数などの観測には FPGA 内部の UART(Universal Asynchronous Receiver Transmitter)を使用し, RS232c を介して PC 端末と接続している. ソフトウェアにて標準出力(printf 文)を記述した場合,シリアルケーブルを通じて, PC 画面上に出力される.

3.5 評価結果と考察

3.5.1 評価結果

表 2で選出した切り分けパターンに対する評価結果を表 9に示す.評価に用いたメッセ ージは"abc"3 文字で、1 ブロック分の処理に要するクロックサイクル数を計測している.実 装規模は周辺回路を含めたMicroBlazeシステム全体の論理合成結果を示している.メモリ 使用量はXPSでコンパイルしたときに表示される数値を用い、専用ハードウェアで生成さ れるメモリは含まない. 表 9のパターンHは制御を含めたすべてをハードウェア化した場 合であり、MicroBlazeは使用せずISEで合成した結果を示している.

	S	А	В	С	D	E	Н	
クロック	12724	10962	10362	7640	7160	7202	144	
サイクル数								
使用メモリ量	7337	7301	7233	7069	6997	7005	0	
(Byte)								
回路規模	936	1070	1111	1648	1966	2051	894	
(Slices)								
速度向上率								
(⊿clock /	0	13.1	14.6	5.1	1.5	-3.5	-	
\triangle slices)								

表 9 分割パターン毎の評価結果

3.5.2 考察

選出した切り分け結果についてまず使用メモリ量に着目するとSからEまでの変化量が 全体の5%程度しか削減していないことがわかる.全体量が大きいのはあらかじめメッセー ジデータを格納していることやモジュール毎に入出力のデータ構造が異なるため、一時保 存用のメモリ領域を用意しなければならないというSHA-1の特徴を示していると考えられ る.また、比較的単純な処理の繰り返しによってデータのランダマイズを行っているため メモリ使用量の変化が少ないと見られる.このことからメモリ使用量については判断基準 からはずすことができる.

次に所要クロックサイクル数の推移に着目するとS→AとB→Cでそれぞれ大きく削減さ れていることがわかる.前者は右ローテート処理であり,速度向上の要因としては MicroBlazeではバレルシフタを内蔵していないことから複数ビットのローテート処理に時 間がかかっていたことが考えられる.ハードウェアではローテート処理は配線を入れ替え るだけで実現できるため1サイクルで処理される(通信は含まない).後者は Sequence Generateのハードウェア化で処理内容として4つのデータの XOR の後,1ビット右ロー テートした結果を出力する.ハードウェアではそれが1サイクルで1つの出力を得ること ができるのに対して,ソフトウェア処理ではデータをメモリからロードし,XOR 演算は初 回を除いて一度に1つずつしかできない.その後,右ローテート命令の実行後メモリへの ストア命令をもってようやくひとつの出力生成が完了する.これらの過程のちがいから Sequence Generateのハードウェア化の速度向上が大きくなると考えられる.

一方で D→E では逆にクロックサイクルが増加してしまっている. これは ADD HASH モジュールのハードウェア化に相当し, FSL が一度に 32 ビットしか通信できないことから 通信にかかるオーバヘッドが相対的に大きくなってしまい, ソフトウェア処理のほうが効 率的に実行できていることがわかる. 他のモジュールのハードウェア化については一定の 速度向上が確認できたが, 複数の論理演算を一括して行う C→D の SHA function の向上が 予測よりも小さかった. これは 4 入力にかかる通信負荷の影響が考えられる.

回路規模の推移に着目すると B→C の増加量が大きいことがわかる. これはハードウェア 内部に 16 ステップのシフトレジスタを実装していることが要因に挙げられる. その他のハ ードウェアについては論理演算器程度の実装のため増分は少ない結果となった.

これら 3 つの要素を総合的に見て、メモリ量の変化の少ない結果となったことを考慮す ると、回路規模の増加に対する速度向上に着目した上で優先度を決めることが妥当と考え られる.表 9 のパターンでは、左から順に回路増加分に対する速度向上が高い.そのため 実装するデバイスの容量に最も近いパターンを左から順に比較していくことで最もコスト パフォーマンスの高いシステムとして最適分割パターンを検出することができると考えら れる.

4. ソフトマクロCPU上での並列処理環境の実現

4.1 MicroBlazeとオリジナルプロセッサの接続

3 章ではSHA・1 を用いてアプリケーションのソフトウェア実行,ハードウェア実行のモ ジュール単位の切り分けについて述べた.プロトタイプの解析によって要求を満たす最適 な構成を導出することで制約の厳しい組み込み機器の開発サイクルの短縮に一定の効果が 期待できる.一方でFPGAのプロセス技術は現在も向上を続け,同サイズのCHIPにより多 くの機能を搭載することが出来るようになった.また消費電力も新しいデバイスシリーズ の登場とともに低く抑えられている.このような背景の中,複数のプロセッサコアを MicroBlazeに接続することでMicroBlazeがいわゆるマスタとなるマルチコア構造を構築し, ソフトウェア資源を利用し並列処理実行を行うことでシステムの高速化,開発負担の軽減 に役立てることを目的に提案した.図 19に本研究におけるMicroBlazeを用いたFPGA上で のマルチコア構造のイメージを示す.



図 19 MicroBlaze を用いたマルチコア構造

各スレーブプロセッサには内部に専用のメモリが搭載されており、MicroBlaze 側のメイ ンメモリに格納されている機械語命令やデータを FSL インタフェースで接続し、通信を行 う、命令およびデータを受け取ったスレーブプロセッサは処理を行い、実行が終了した後 FSL を介して演算後の処理結果を返す.各結果は MicroBlaze が受け取り、スケジューリン グなどによって最終的な処理結果として結合する.本研究ではこのような構造の MicroBlaze システムを構築しアプリケーションの処理実験などを参考に高効率で汎用性の 高いシステム構造に関する考察を行う.

4.2 オリジナルプロセッサとのデータ通信と制御

図 20にFSLを用いたオリジナルプロセッサとのデータ通信構造を示す.



図 20 FSL を用いたオリジナルプロセッサのデータ通信構造

オリジナルプロセッサは FSL の通信を制御するトップモジュールと,内部にメモリを搭 載したデータの演算処理を行うプロセッサモジュールで構成される.FSL を介して入力さ れたデータはオリジナルプロセッサ内部のメモリに書き込まれ,そのときのアドレスはト ップモジュールの Control Counter で制御される.処理実行後に同じく Control Counter で指定したアドレスのデータが FSL を介してマスタである MicroBlaze に送信される.本 研究で用いることが出来るプロセッサの必要要件として命令とデータが同一であること, 内部メモリの場合は外部からのメモリアクセスが可能であること,またはプロセッサコア が外部(トップモジュール)のメモリを使用する場合に MicroBlaze と接続することが出来る. MicroBlaze メモリへの書き込みやメモリデータの MicroBlaze への送信のデータ量はトッ プモジュールの制御部の数値を変更することで変更することが出来るため,処理内容やプ ロセッサが使用するメモリ容量に応じて通信にかかるオーバーヘッドを軽減することが出 来る.

図 21にFSLによるプロセッサ通信の状態遷移図を示す.FSLを用いた通信においてはシ ステムリセットによって待機状態であるIdleに遷移する.その後MicroBlazeからデータの 送信要求を受けてデータが受け取り可能状態(FSL_S_Existsがアクティブ)のときにデータ の読み出し状態であるReadに遷移する.この間受け取ったデータはプロセッサ処理用メモ リのControlCounterで生成されたアドレスに書き込まれる.指定されたデータ数のメモリ 書き込みが完了すると次はプロセッサの実行状態であるCalcに遷移する.Calcに遷移する ときにプロセッサのrun信号をアクティブにすることで実行のトリガとする.そしてプロセ ッサでの実行が終了するときにアクティブになるHalt信号をトリガにMicroBlazeにメモリ データを送信するフェーズであるWriteに遷移する.ControlCounterで生成したアドレスの データを読み出してFSLを介して送信し,指定送信回数に達すると再び待機状態であるIdle にもどる.このような状態の変化によってプロセッサの通信を行っている.



図 21 FSL によるプロセッサ通信の状態遷移図

4.3 教育用プロセッサKUE-CHIP2 とMicroBlazeの接続

4.3.1 KUE-CHIP2 のアーキテクチャと FSL への対応

MicroBlaze と接続するプロセッサに KUE-CHIP2(Kyoto University Education CHIP2) を採用し、VerilogHDL で記述されたソースコードの接続に対応するための修正を行った. KUE-CHIP2 はプロセッサアーキテクチャの教育を目的として開発された 8 ビットのマル チサイクルプロセッサであり、約 40 種のシンプルな命令セットと 2 つの汎用レジスタと非 常にコンパクトな構成をしている.

KUE-CHIP2 をMicroBlazeと通信可能にするためにはKUE-CHIP2 の内部メモリに外部 から書き込み,読み出しができるようにし,図 21の状態遷移図に対応してKUE-CHIP2 内 部からのメモリアクセスと競合しないように配慮する必要がある.このような条件を満た すためにKUE-CHIP2 の外部とのインタフェース,内部構造の修正を行った.図 22,表 10にFSL接続対応のKUE-CHIP2の入出力を,図 23に内部ブロック構造をそれぞれ示す. KUE-CHIP2 の入出力はFSLでの制御に必要な最低限のポートに抑えている.外部からメ モリへのアクセスを行うポートの他に図 21で示した状態遷移に応じて外部からのメモリ アクセスの有効無効を制御するState信号や格納されたプログラムの全実行を指示するSS 信号,実行終了を示すOP信号で構成される.全実行を行うSS信号に対する扱いとしては KUE-CHIP2 内部に同期を行うモジュールによってSSのアクティブ状態がパルス状である 場合やある程度連続している場合でも同様に扱い,プログラムの終了まで継続的に処理を 続けるように設計を行っている.





ポート名	I/O	ビット幅	内容
CLK	in	1	システムクロック
RST	in	1	負論理リセット信号
SS	in	1	プロセッサの処理スタート信号
State	in	4	待機,書き込み,実行,読み出し状態の通知
EXMemaddr	in	8	内部メモリ参照用アドレス
EXMemdata	in	8	内部メモリ書き込みデータ
OP	out	1	プロセッサ処理の終了通知
Memout	out	8	内部メモリデータ出力

表 10 KUE-CHIP2 の入出力リスト

図 23に示している内部構造の変更についてはBlockRAMを制御するモジュールである IMEMのみの変更で対応可能である. KUE-CHIP外部から入力されるStateの状態でメモリ が内部あるいは外部どちらからのアクセスに許可を与えるかを制御している. Stateが図 21で示したRead, Writeの状態の時に外部からのメモリアドレスと書き込みデータを許可 し、それ以外の状態で内部のメモリアドレスレジスタ(MAR)と内部バスのデータ入力をア クセスできるように制御することでMicroBlazeからFSLを介したメモリデータの通信とス レーブプロセッサのプログラム実行を一連の動作で実行が可能となった.



図 23 FSL 対応 KUE-CHIP2 の内部構造

4.3.2 実装結果と動作検証

4.3.1 で述べた KUE-CHIP2 の FPGA への実装を行った.対象デバイスは Virtex4 XC4VLX60 である. その結果 KUE-CHIP2 の使用スライス数は 429,最高動作周波数は 70.005MHz となった.使用する FPGA ボードが供給するリファレンスシステムクロック周 波数は 100MHz であり KUE-CHIP2 にそのままシステムクロックを供給しても動作が保証 されない. そこでシステムクロック周波数を半分の 50MHz に下げることで安定したプロセッサの動作を確認することができた.

図 24に動作検証におけるマスタ(MicroBlaze)のプログラム例を示す. 図はスレーブにバ ブルソートを処理させる例である. マスタではスレーブに送信するプログラムとデータを 配列として格納しておき, FSL送信マクロであるputfsl0によってメモリ内容を順次送信す る. あらかじめ決められた回数のデータ送信が終わると次はFSL受信マクロのgetfsl0でス レーブ処理後のメモリ内容を受け取る.

```
#include "stdio.h"
int main() {
           int i;
          unsigned int out;
//Bubule Sort
char INPUTDATA[64]={
  0x6c, 0x2a, 0xaa, 0x1, 0x7c, 0x2b, 0xc9, 0x20, 0x67, 0x30, 0xf7, 0x31, 0x3f, 0x19, 0x74, 0x2c,
  0x67, 0x31, 0x77, 0x30, 0x64, 0x2c, 0x77, 0x31, 0x2f, 0xba, 0x1, 0xfc, 0x2b, 0x31, 0x8, 0x35,
  0x29, 0x6c, 0x2b, 0xaa, 0x01, 0x7c, 0x2b, 0x31, 0x06, 0x0f, 0x08, 0, 0, 0, 0, 0,
  0x10, 0xff, 0x40, 0x80, 0xc0, 0xd8, 0x7f, 0xcd, 0, 0, 0, 0, 0, 0, 0, 0
};
                           putfsl(INPUTDATA[i], 0);
  for (i=0:i<64:i++)
  for (i=0;i<64;i++)
                           getfsl(out,0);
  return(0);
```

図 24 マスタの C プログラム記述例

表 11に動作検証に用いたサンプルプログラムを示す.サンプルプログラムの動作検証に ついてはすべて0番地から63番地のKUE-CHIP2内部メモリに書き込みを行い,プログラ ム実行終了後に同領域のメモリ内容をマスタであるMicroBlazeに送信する.以上の処理に かかるクロックサイクル数を 100MHzのシステムクロック周波数を基準に求め参考として 示している.

プログラム名	サンプルデータの詳細	所要サイクル数
1からNまでの和	10まで	1216
多倍長の加算	4バイト	1126
ユークリッドの互除法	60 と 40(hex)	1108
バブルソート	データ数8	2117

表 11 プログラムの動作検証

4.4 並列処理に向けたKUE-CHIP2の32ビット拡張

4.4.1 KUE-CHIP2の32ビット拡張

一般的に並列処理は通信時間を相対的に小さくできるような負荷の高い演算処理に対し てその効果を発揮することができる.メモリ領域が小さく,なおかつデータのビット幅が 8 ビットである KUE-CHIP2 では高負荷の処理を行うのに適さない.そこで KUE-CHIP2 の データ幅を 32 ビットに拡張を行うことにした. KUE-CHIP2 はメモリが小さいこともあり メモリをほとんど使わない 1 から N までの和などが並列処理のベンチマークの一つにふさ わしいがデータ幅が 8 ビットの場合加算できる値域はせいぜい数十程度あり,それを複数 台で分割してもまったく効果が得られないことが自明である.32 ビットであれば数万まで の和を求めることができ、尚且つ他の問題に適用可能と考えられる.

図 25, 表 12に 32 ビット拡張したKUECHIP2 の入出力を示す. 拡張したKUE-CHIP2 は命令セット自体まったく変更しておらず, データのみを 32 ビットで使えるように設計している. そのため,入出力インタフェースもメモリデータの入出力ポートのビット幅が 8 ビットから 32 ビットに変更しただけでその他のポートに関しては修正を行っていない.



図 25 32 ビット拡張した KUE-CHIP2 の入出力

ポート名	I/O	ビット幅	内容
CLK	in	1	システムクロック
RST	in	1	負論理リセット信号
SS	in	1	プロセッサの処理スタート信号
State	in	4	待機,書き込み,実行,読み出し状態の通知
EXMemaddr	in	8	内部メモリ参照用アドレス
EXMemdata	in	32	内部メモリ書き込みデータ
ОР	out	1	プロセッサ処理の終了通知
Memout	out	32	内部メモリデータ出力

表 12 32 ビット拡張した KUE-CHIP2 の入出力リスト

図 26に拡張KUE-CHIP2 の内部構造を示す.入出力インタフェースの変更が少ない半面 で内部構造の変更はやや煩雑なものとなった.主な原因は命令,アドレス(256 ワード)が 8 ビット,データが 32 ビットと同一データパス上をビット幅の異なる信号が介在するためで ある.とくに入力バス,出力バスは通過する信号が非常に多いため,命令や実行フェーズ に応じてデータの制御が難しく,設計に時間を要した.汎用レジスタやALU,SHIFTなど は単純なビット拡張を行うことで対応でき,IR, IDC, CONTROLのような制御系データ パスやPC,MARなどのアドレスデータパスについては変更していない.



図 26 拡張 KUE-CHIP2 の内部構造

4.4.2 実装結果と動作検証

4.4.1 で述べた 32 ビットに拡張したKUE-CHIP2 をFPGAに実装した.対象デバイスは 同じくVirtex4 XC4VLX60 でその結果拡張KUE-CHIP2 の使用スライス数は 741,最高動 作周波数は 57.320MHzとなった.データのビット拡張による回路増加とともにクリティカ ルパスが増大していることがわかる.使用FPGAボードの供給リファレンスシステムクロッ ク周波数は 100MHzであることから拡張前のKUE-CHIP2 と同様半分の 50MHzに下げる ことで安定したプロセッサの動作を確認することができた.表 13に動作検証に用いたサン プルプログラムを示す.

プログラム名	サンプルデータの詳細	所要サイクル数
1から N までの和	10まで	1216
1 から N までの和	20000 まで	221106
ユークリッドの互除法	60 と 40(hex)	1108
バブルソート	データ数8	2117

表 13 拡張版 KUE-CHIP2 のプログラム動作検証

4.5 シングルサイクルプロセッサSOARとMicroBlazeの接続

KUE-CHIP2 に替わるスレーブプロセッサコアとしてSOARプロセッサの接続を試みた. SOARは本研究室で現在研究されているハード/ソフトコラーニングシステムの構築過程で 設計されたシングルサイクルプロセッサであり,MIPSアーキテクチャをベースとした全部 で 25 の命令を持つ.従来の命令長・データ長が共に 16 ビットであるが,本研究用にデー タ長を 32 ビットに拡張した.図 27,表 14にSOARの入出力を示す.



図 27 SOAR の入出力

入出力	ポート名	ビット幅	意味
output	O_DM_CE	1	データメモリのチップイネーブル
output	O_DM_WE	1	データメモリの書き込みイネーブル
output	O_DM_RE	1	データメモリの読み出しイネーブル
output	O_DM_ADDR	11	データメモリのアドレス
output	O_DM_DATA	32	データメモリへの書き込みデータ
input	I_DM_DATA	32	データメモリからの読み出しデータ
output	O_IM_CE	1	命令メモリのチップイネーブル
output	O_IM_WE	1	命令メモリの書き込みイネーブル
output	O_IM_RE	1	命令メモリの読み出しイネーブル
output	O_IM_ADDR	11	命令メモリのアドレス
input	I_IM_DATA	16	命令メモリへの読み込み命令
output	FIN	1	終了信号
input	CLK	1	クロック
input	XRS	1	リセット
input	ENA	1	イネーブル

表 14 SOAR の入出力リスト

SOARはKUE-CHIP2 と異なりデータメモリと命令メモリを別々に用意する必要がある. 図 28にSOARにおけるプロセッサ間通信の状態遷移図を示す.メモリを物理的に2つに分けているため、それぞれのメモリへの書き込みフェーズが必要である.一方でMicroBlazeへの送信フェーズではデータメモリからのみ実行結果を受け取ればよい.命令メモリの読み出しはデバッグ時のみ用いる.



4.6 並列処理環境の実現と評価

4.6.1 拡張 KUE-CHIP2 による並列処理検証環境の実現

4.4 で述べた 32 ビット拡張したKUE-CHIP2 をスレーブプロセッサとしたFPGA上での 並列処理環境を構築した.図 29にMicroBlazeを用いたKUE-CHIP2 並列処理環境を示す.



図 29 MicroBlaze を用いた KUE-CHIP2 並列処理環境

Microblaze は FSL インタフェースによるハードウェア接続が最大 8 つまで可能である. 本研究においては所要クロックサイクル数の測定モジュールである TimeCounter をひとつ 接続するため,各スレーブプロセッサに FSL を 1 組ずつ割り当てると最大 7 台の KUE-CHIP2 が接続できる. XPS による操作としては GUI 上でインスタンス化された KUE-CHIP2 をマウス操作のみで接続ができ,非常に容易である.マスタとなる MicroBlaze は各プロセッサに割り当てる命令とデータを保持しスケジューリングによって各プロセッ サに動的に処理を割り当てることができる. なお、SOAR プロセッサの並列処理環境につ いても同様の構成で実現している.

4.6.2 Nまでの総和を用いた並列処理

図 29で示した並列処理環境の評価にKUE-CHIP2 教育用ボードリファレンスマニュア ルに記載されているサンプルプログラムの1からNまでの総和をベンチマークに用いた.本 研究で用いるKUE-CHIP2 はメモリ領域が小さく、上記プログラムは少ないメモリ領域で 計算時間を稼ぐことができるため採用した.図 30に逐次処理によるNまでの総和のフロー チャートを示す.処理の説明はKUE-CHIP2 のアーキテクチャを元にしている.



図 30 逐次処理によるNまでの総和のフローチャート

評価対象となる処理の流れとしてインデックスレジスタIXに総和の最大値Nを代入する. IXの値をもうひとつの汎用レジスタであるアキュムレータACCに加算し,IXの値をデクリ メントしながらIXが0になるまで加算を繰り返す.最終的に総和がACCに代入されるので 解を格納するメモリ領域[ANS]にデータをストアすることで処理は終了する.この処理をM 個のKUE-CHIP2で並列処理を行い,所要クロックサイクル数の測定を行う.図 31に並列 化したNまでの総和のフローチャートを示す.並列処理の手法としては各プロセッサに与え るIXの初期値を変更し,ループ中で行う減算の値を従来の1から分割数であるMに変更す ることで各プロセッサが加算するデータを分担し,それぞれが部分和を得る.



図 32にマスタであるMicroBlazeによるスレーブへの処理割り当てのイメージを示す.



図 32 MicroBlaze によるスレーブへの処理割り当て

MicroBlaze のプログラムではまずプロセッサ0に処理内容を示す命令コードと処理をす る対象のデータを FSL の通信マクロである putfsl0で送信する.規定数の送信が終わると 次はプロセッサ1に命令とデータを送り始める.このときプロセッサ0は命令とデータを 受け取って数サイクル以内に自立的に処理を開始する.すべてのスレーブプロセッサに処 理を割り当てた後に今度は getfsl0を用いてプロセッサ0から順に結果を受け取る.getfsl0 はスレーブプロセッサが処理を完了するまで受け取りを待つブロッキング方式なので同期 をとって受信することが容易である.すべてのスレーブプロセッサの結果を回収後に MicroBlaze で各結果の結合を行い最終的な解を得る.

4.5.3 並列処理環境の評価結果

(1) KUE-CHIP2の結果

表 15にNまでの総和のスレーブ数と処理時間,図 33に並列処理による速度向上のグラ フをそれぞれ示す.並列化における命令とデータはあらかじめマスタプログラム内に配列 として格納されているものとし、スレーブへのプログラムの送信開始からクロックカウン トを開始し、マスタがすべてのスレーブから部分和を回収し、部分和を合計した時点まで をクロックカウントの計測時間とする.表 15はスレーブのみが処理を行った場合を指し、 計算量の指標になるNの値と実行プロセッサ数毎の実行結果を示した.図 33は表 15内の 速度向上比をNの値ごとにグラフ化した.なお、通信は必要最低限のワード数(送信 13 ワー ド、受信 1 ワード)に最適化した.

スレーブ数	1	2	3	4	5	6	7
N の値							
5000	55167	27815	18789	14361	11759	10070	8909
	(1)	(1.98)	(2.93)	(3.84)	(4.69)	(5.47)	(6.19)
20000	220167	110315	73789	55611	44759	37570	32482
	(1)	(1.99)	(2.98)	(3.95)	(4.91)	(5.86)	(6.77)
40000	440167	220315	147126	110611	88759	74233	63909
	(1)	(1.99)	(2.99)	(3.97)	(4.95)	(5.92)	(6.88)

表 15 KUE-CHIP2 によるNまでの総和のクロックサイクル数

括弧内は速度向上比



図 33 KUE-CHIP2 による並列処理の速度向上

(2) SOAR の結果

表 16にNまでの総和のスレーブ数と処理時間,図 34に並列処理による速度向上のグラフをそれぞれ示す.アルゴリズムはKUE-CHIP2と同様にし,SOAR命令セットでアセンブリコードを作成してMicroBlaze上のCプログラムに配列として格納した.SOARの通信ワード数は(送信7ワード,受信1ワード)に最適化した.

スレーブ数	1	2	3	4	5	6	7
N の値							
5000	15091	7680	5297	4146	3493	3089	2829
	(1)	(1.37)	(1.99)	(2.55)	(3.03)	(3.42)	(3.74)
20000	60091	30180	20297	15396	12493	10589	9258
	(1)	(1.99)	(2.96)	(3.90)	(4.80)	(5.67)	(6.49)
40000	120091	60180	40298	30396	24493	20588	17829
	(1)	(1.99)	(2.98)	(3.95)	(4.90)	(5.83)	(6.73)

表 16 SOAR によるNまでの総和のクロックサイクル数

括弧内は速度向上比



図 34 SOAR による速度向上

(3) MicroBlaze との比較

表 17にMicroBlazeと組み合わせた処理時間を示す.表ではMicroBlazeのみで実行した 場合とKUE-CHIP2 およびSOAR7 台とMicroBlazeの計 8 台で均等分割して実行した場合 の結果を示している.

表 17 マスタと組み合わせた場合のクロックサイクル数

N の値	MicroBlaze のみ	KUE-CHIP2 \times 7 + MicroBlaze	$SOAR \times 7 + MicroBlaze$
5000	30003	7931 (3.78)	3853 (8.62)
20000	120003	28556 (4.20)	13228 (8.78)
40000	280003	56056 (4.99)	25728 (11.5)

括弧内は MicroBlaze のみとの速度向上比

(4) 考察

スレーブ数1のときの結果を見るとNの値が5000,20000,40000と増えるのに比例した所要クロックサイクル数が観測される. 各々のFSLを用いた通信回数が同じことと計測結果の下3桁の値がいずれも同じことから1プロセッサへのFSLでの送受信の所要サイクル数がわかる. このことに着目すると,Nがいずれの値の場合でもスレーブが増えるに連れて所要クロックサイクル数が減少している.しかし,計算量が相対的に少ない5000までの和の場合はプロセッサ数の増加とともにFSLでの通信時間が多くなり,速度向上比が他の場合と比べて若干低くなっていることが観測される.一方,最も計算量の多い40000までの和では7個のプロセッサ実行時でもほぼプロセッサ数分の速度向上が得られた.これ

らのことから、本研究で実装した並列処理環境は、ひとつのスレーブプロセッサ処理量を 基準としたとき、FSL を用いた通信データ量の効率化や並列処理対象の計算量しだいで十 分な並列化効果を得ることが可能であることが示された.

また、MicroBlazeのみの処理時間とスレーブプロセッサ 1 つの処理時間を比較すると KUE-CHIP2 では約 1.8 倍, SOARでは約 0.5 倍のスループットの差があることがわかる. これはKUE-CHIP2 がマルチサイクルアーキテクチャであるのに対しMicroBlazeが3段パ イプラインアーキテクチャと処理効率に差があることを示している.大きな計算量におい ては並列処理環境が十分に作用しており, KUE-CHIP2 の場合, スレーブ 2 つによってFSL の通信を含めても、MicroBlaze以上の性能を出すことができた.一方、SOARがシングル サイクルアーキテクチャのため、所要クロックサイクル数が少ない. 40000 までの和につ いてはスレーブ 7 つとMicroBlazeでは最大 2.3 倍の速度向上を得ている.KUE-CHIP2 は 本来教育目的に開発されたプロセッサアーキテクチャであり、スループットを追及したも のではない.しかしながら本研究で構築した並列処理環境を用いることで、MicroBlazeを 超えるスループットが出せることを示した.これは今後スレーブプロセッサのアーキテク チャを改良することで、さらに並列処理の恩恵を得ることが十分に考えられる.表 17では スレーブへの処理割り当ての直後にMicroBlaze本体も処理の一部を担当することで 8 個の プロセッサで処理ができる. KUE-CHIP2 ではマスタとスレーブ両方組み合わせて処理を 行うことで、よりいっそうの速度向上を得ることができる.一方、SOARではMicroBlaze との均等処理割り当てで性能がでなかった.この実験ではマスタとスレーブは同じ動作周 波数で動作させているため、MicroBlazeのスループットが低下していることがわかる. MicroBlazeを含めて性能を向上させたい場合は、マスタとスレーブでそれぞれ実現できる 動作周波数に分周することで可能と推測できる.

5. FPGAマルチコア環境の機能拡張と検討

5.1 スレーブプロセッサ標準接続インタフェース

4章の並列処理環境の構築においてはKUE・CHIP2, SOARを個別に接続インタフェース を設計し,実装と検証を行った.KUE・CHIP2とSOARではメモリアクセスの方法が異なっ ているため,実質は設計をやり直していた.そこで,本研究で構築した並列処理環境に標 準となるインタフェースを策定することにし,ハード・ソフトコラーニングシステムで用 いられているプロセッサデバッガ[18]に着目した.プロセッサデバッガはFPGA実装時に外 部からの操作でプロセッサの動的検証ができるツールで,外部から命令,データメモリの 読み書きが出来る点で本研究のスレーブプロセッサの接続インタフェースへの組み込みに 適している.図 35表 18にプロセッサデバッガに基づいた標準のプロセッサインタフェー スを示す.入出力の構成はハーバードアーキテクチャを想定しており,データメモリ,命 令メモリにアクセスするポートとプロセッサ実行を制御するENA,プロセッサ実行終了を 示すFINと非常にシンプルな構成となっている.



図 35 プロセッサデバッガに基づくプロセッサインタフェース

入出力	ポート名	ビット幅	意味
output	O_DM_CE	1	データメモリのチップイネーブル
output	O_DM_WE	1	データメモリの書き込みイネーブル
output	O_DM_RE	1	データメモリの読み出しイネーブル
output	O_DM_ADDR	11	データメモリのアドレス
output	O_DM_DATA	32(16)	データメモリへの書き込みデータ
input	I_DM_DATA	32(16)	データメモリからの読み出しデータ
output	O_IM_CE	1	命令メモリのチップイネーブル
output	O_IM_WE	1	命令メモリの書き込みイネーブル
output	O_IM_RE	1	命令メモリの読み出しイネーブル
output	O_IM_ADDR	任意	命令メモリのアドレス
input	I_IM_DATA	16(32)	命令メモリへの読み込み命令
output	FIN	1	終了信号
input	CLK	1	クロック
input	XRS	1	リセット
input	ENA	1	イネーブル

表 18 プロセッサデバッガに基づくプロセッサ入出力

表 19に策定した標準インタフェースに準拠したプロセッサの実装結果を示す.本研究で用 いたSOARはプロセッサデバッガに対応しているため,16ビット版,32ビット版それぞれ 図 35の入出力で並列処理環境と接続ができた.また,プロセッサデバッガはシングルサイ クル以外のアーキテクチャにも対応しており,マルチサイクルアーキテクチャで設計され たMONIプロセッサの動作確認ができた.プロセッサデバッガに準拠しているため,プロセ ッサデバッガを用いて設計したプロセッサであれば基本的に接続が可能であり,パイプラ インやスーパスカラプロセッサの接続が期待できる.

プロセッサ名	bit幅	アーキテクチャ	回路規模(slice)	最高動作周波数(MHz)
SOAR	16	シングルサイクル	775	34.841
SOAR	32	シングルサイクル	1000	33.325
MONI	16	マルチサイクル	1032	76.974

表 19 標準インタフェースによるプロセッサの実装結果

5.2 プロセッサ間データ通信の動的可変量化

4章で述べた並列処理環境は元々3章で述べたハード・ソフト協調設計システムをベース にしているため、マスタ・スレーブ間のデータ転送量はスレーブのHDL記述にパラメータ として指定する必要があり、コンフィギュレーション時に設定するなど、静的なデータ転 送量の指定しか出来なかった.並列処理環境の構築目的はSW資源の有効活用とアクセラレ ーションのため、プロセッサ資源を再利用する上で動的に命令やデータをやり取りするが、 転送量が固定されるとシステムの効率が非常に悪くなる.これは1つのプロセッサに大規 模なプログラムと小規模のプログラムをそれぞれ実行する必要があるとき、静的指定の場 合、転送量を大きなプログラムに合わせる必要があり、その結果小さなプログラムの転送 に関して余分クロックサイクル数を消費することになり、スループットが悪くなる.そこ でMicroBlaze側のソフトウェア側から自由にデータ転送量を指定できるようにすることを 考え、動作確認を行った.図 36に可変量データ転送を用いた通信状態遷移を示す.



図 36 可変量データ転送を用いた通信状態遷移

図 36は図 20のコントロール部の状態遷移を示しており,図では簡略化のためデータメ モリ,命令メモリの区別はしていない.従来の状態遷移に対してデータ量情報を受け取る フェーズ(StreamInit)を追加した構造になっている.このフェーズで受信したデータは状態 遷移を管理するモジュールにあるレジスタに保持される.メモリの書き込み,読み出しフ ェーズはそれぞれ保持されたレジスタを参照し,デクリメントを繰り返しその値が 0 にな れば次のフェーズに遷移するように設計することでMicroBlazeとの可変量データ通信を実 現することができた.

プロセッサ間の可変量データ通信インタフェースを実現することにより、MicroBlaze上で動作するソフトウェアプログラムは図 37のようになる.処理内容は図 24と同様である

が、大きな違いはputfslとgetfslの回数をMicroBlaze上のプログラム側でそれぞれ指定して いる点が挙げられる.従来の方法ではHDLによって静的に指定していたため、Cプログラ ムからでは指定ができず、動的なプログラムの再割り当てに適さない.可変通信量設定を 可能にすることで並列処理環境におけるスレーブプロセッサの再利用性の向上が得られる.

<pre>//Bubule Sort char INPUTDATA[64]={</pre>		
<pre>putfsl (READ, 0); putfsl (WRITE, 0); for (i=0; i < READ; i++) for (i=0; i < WRITE; i++) return (0); }</pre>	//READ でのデータ送信量の指定 //WRITE でのデータ受信量の指定 putfsl(INPUTDATA[i],0); getfsl(out,0);	

図 37 MicroBlaze 上での可変量通信

本章では、32 ビット拡張版KUE-CHIP2 のインタフェースに対して可変量通信のカスタ マイズを行い、従来の固定通信量の場合と比較を行った.実験の内容は表 13で示した 1 か らNまでの和(20000 までの和は除く)、ユークリッド互除法、バブルソートを1つのスレー ブプロセッサで順次行いすべて終了するまでの所要クロックサイクル数を測定して比較し た.固定量通信と可変量通信の比較結果を表 20に示す.各プログラムの実行結果は 16 進 数表示 30 番地を先頭として格納されるようにコーディングしており、Writeフェーズにお けるメモリのアドレスは 30 番地から開始するようにしている.

データ転送量(ワード)	固定量通信(従来方法)	可変量通信
1 から N までの和	64 (R:56 , W:8)	17 (SI:2 , R:14 , W:1)
ユークリッド互除法	64 (R:56 , W:8)	21 (SI:2 , R:18 , W:1)
バブルソート	64 (R:56 , W:8)	66 (SI:2 , R:56 , W:8)
データ転送量の合計	192	104
所要クロックサイクル数	2452	2256

表 20 固定量通信と可変量通信の比較

(R:READ W:WRITE SI:StreamInitの転送量)

従来の設計を基にした固定量の通信方法では、1つのプロセッサに複数種のプログラムを

動的に割り当てて実行する場合に、最も転送量の多いプログラムに基準を合わせなければ 正常な動作を得られない. そのため表ではバブルソートのプログラムとデータの送信、及 び実行後のデータ回収量が最も多く、データ転送量が相対的に少ない1からNまでの和、 ユークリッド互除法もバブルソートの転送量に合わせるしかなく、必要なデータ送信の後 に無効データのパディングをして対応するなど、合計の所要クロックサイクル数が2452に 至った.

一方で今回提案した可変量通信インタフェースによるデータ転送量は、各プログラムの 実行に対して図 36のStreamInitに対応する2ワード分の転送量情報を必要とするが、転送 量が各プログラムの必要数に最適化されるため、固定量通信と比べても半分程度に削減さ れ、所要クロックサイクル数も2256まで削減できていることがわかる.実験ではスループ ットの改善が10パーセント弱であったが、マルチスレッド単位の分割処理を想定した場合、 プログラム量や処理負荷によってはさらにスループットに差が現れる可能性が高い.この ことからプログラムの動的割り当てにおける可変量通信方式が本研究の並列処理環境にお いて一定の有効性が示された.

表 20の実験の意義は可変量通信の有効性以上に, MicroBlazeからスレーブプロセッサに 対して制御情報を送信して管理ができる事の方が大きい. 今後はアドレス情報を用いたラ ンダムアクセスやスレーブプロセッサに様々なモードを用意した上でMicroBlaze側から自 由に制御するなど, MicroBlazeからより細かなシステム制御ができるようになることが期 待できる.

5.3 FSLを用いた高並列度の処理環境の検討

本研究ではXilinx社のソフトマクロCPUのMicroBlazeを用いたシステムを構築し、マス タ・スレーブ間のプロセッサ接続にはFSLを用いた.MicroBlazeに直接接続できるFSLは8 組であり、1スレーブにつき1組のFSLを割り当てると最大8つまでしか接続できないこと になる.そこで、より多くのスレーブプロセッサを用いた並列処理を実現するために1つ のFSLに複数のスレーブプロセッサを接続することを提案し、検討を行った.図38に1組 のFSLに4つのプロセッサコアを接続する場合のブロック図を示す.



図 38 FSL を用いた高並列処理環境の構造

全体の制御はSystem Controllerモジュールが担当し、メモリアクセスバスの制御や各ス レーブプロセッサコアに対するENAやFIN信号の制御を行う.全体制御の方法としては、 FSLからのデータ取得回数のカウンティングや状態遷移で行うとするが、5.2 で述べたデー タの可変量通信やその応用として、データ駆動方式でMicroBlazeから様々な制御情報を受 け取って自由且つ動的に並列度を指定したり、あるいはSIMDのように命令メモリを共有す るなど、様々なシステムの発展の可能性が考えられる.図 38の場合では同様の構造をFSL で8組用いた場合に理論上は32個のスレーブプロセッサで実行できることになり、高並列 の処理環境の実現が考えられる.もちろん上記構造は接続できるプロセッサ数の際限はな く、実装するFPGAデバイスの容量に応じて増やすことが出来る.上記提案はまだ検討段階 であるが,理論はこれまで研究で実現した並列処理環境の応用に基づいて考案しているため,提案する高並列度の処理環境は十分に実現が可能であると考えられる.

6. おわりに

本研究では SHA-1 をターゲットアプリケーションとしたハード/ソフト最適分割を探索 し、様々な分割パターンの切り分けや FPGA 上での実装による評価を行い、最適なハード ウェアとソフトウェアの構成について考察を行った.

また、この過程で用いられたシステム構成からソフトマクロ CPU にオリジナルプロセッ サを複数個接続し、ヘテロジーニアスなマルチコア並列処理環境を実現して、スレーブプ ロセッサ数に応じた速度向上を確認した.このことから本研究で構築した並列処理環境に おいて、FPGA 上での再利用性の高いスレーブプロセッサによるソフトウェア資源の並列 実行や動的なタスク割り当てが可能であることを示した.接続したスレーブプロセッサと して、KUE-CHIP2 以外に本研究室の設計資産である RISC アーキテクチャ SOAR, MONI の動作確認など、本研究で構成した並列処理環境に様々なアーキテクチャのプロセッサが 接続可能であることも示すことが出来た.

本研究は FPGA による変更容易な超並列構成の実現を目標にしている. 今後の研究課題 としては、スレーブプロセッサとの接続インタフェースの標準化をこれからも進め、パラ メータ調整のみでより多くのプロセッサ接続を可能にすることが挙げられる. また、 MicroBlaze の FSL インタフェースは最大 8 つまで使用できるが、一つの FSL に対して複 数のプロセッサを接続することが原理的に可能であり、今回使用した FPGA デバイスには、 32 ビット拡張 KUE-CHIP2 サイズであれば 64 個は実装が可能である. このようなより多 くのプロセッサ接続を実現し、並列度を自由に設定できるようにすることも課題の一つに 挙げられる. そしてこのような並列実行環境を構築していく上で並列効果を得ることが出 来るアプリケーションプログラムの探索も本研究の大きな目標の一つである.

高性能計算研究室ではハード/ソフトコ・デザインと並列処理を大きな柱とした研究をしており、本研究では両方の融合と高性能,汎用化を追及することを大きな目標として掲げた.研究はまだ発展途上の段階であり、今後より一層発展することを期待したい.

謝辞

本研究の機会を与えてくださり,貴重な助言,ご指導をいただきました山崎勝弘教授, 小柳滋教授に深く感謝いたします.

また同じ Micro Blaze を用いた研究に従事している Hoang Anh Tuan 氏,梅原直人氏, 並列処理環境の構築において SOAR プロセッサの提供と接続に対する助言をいただいた難 波翔一朗氏,数多くの技術的な助言を頂いた中谷嵩之氏,ならびに本研究に関して貴重な ご意見をいただきました高性能計算研究室の皆様に深く感謝致します. 参考文献

- [1] 古川達久: FPGA 上でのソフト・マクロ CPU によるハードウェア/ソフトウェア分割手 法の研究,立命館大学理工学研究科修士論文,2005.
- [2] 梅原直人:ハード/ソフト最適分割を考慮した AES 暗号システムと JPEG エンコーダの 設計と検証,立命館大学理工学部卒業論文,2005.
- [3] 的場督永:ハード/ソフト最適分割を考慮した JPEG エンコーダの協調設計,立命館大学 理工学部卒業論文,2005.
- [4] 梅原直人,古川達久,的場督永,山崎勝弘,小柳滋:ソフト・マクロ CPU を用いた回路設計 とハードウェア/ソフトウェア最適分割法の検討,情報処理学会関西支部大会,VLIS シス テム研究会,C-06,2005.
- [5] 梅原直人,山崎勝弘:設計仕様の解析によるハードウェア/ソフトウェア最適分割手法の 検討,情報処理学会関西支部大会,VLSI システム研究会,C-08,2006
- [6] 船附誠弘,山崎勝弘,小柳滋: Handel-C による SHA-1 の設計とハードウェア/ソフトウェ ア最適分割の検討,FIT2006,C-001,2006.
- [7] Xilinx : http://www.xilinx.com
- [8] Avnet Japan : http://www.jp.avnet.com
- [9] Avnet Japan: Xilinx Micro Blaze Development Workshop テキスト,2006.
- [10]FIPS180-2 SECURE HASH STANDARD :

http://csrc.nist.gov/publications/fips/fips180-2/fips180-2.pdf.

- [11]船附誠弘:教育用マイクロプロセッサの設計と FPGA 上での検証,立命館大学理工学部 卒業論文,2005.
- [12]船附誠弘,中谷嵩之,山崎勝弘,小柳滋:教育用マイクロプロセッサの設計と FPGA ボード 上での検証,FIT2005,C-001,2005.
- [13]神原弘之,越智弘之,澤田宏,浜口清治,岡田和久,上嶋明,安浦寛人: KUE-CHIP2 設計ドキ ュメント version1.10,京都高度技術研究所,1993.
- [14]神原弘之,越智弘之,澤田宏,浜口清治,岡田和久,上嶋明,安浦寛人: KUE-CHIP2 教育用ボ ードリファレンスマニュアル version1.11,京都高度技術研究所,1993.
- [15]山崎勝弘:電子情報デザイン実験Ⅲ「教育用ボードコンピュータ」テキスト,立命館大 学理工学部電子情報デザイン学科,2006.
- [16]難波翔一朗: FPGA ボード上での単一サイクルマイクロプロセッサの設計と検証,立命 館大学理工学部卒業論文,2005.
- [17] 志水健太:ハード/ソフト協調学習システム上でプロセッサの設計とプロセッサデバッガによる検証,立命館大学理工学部卒業論文,2007.

- [18]難波翔一朗:プロセッサ設計支援ツールの実装とハード/ソフト協調学習システムの評価,立命館大学理工学研究科修士論文,2007.
- [19] これからが面白いプロセッサアーキテクチャ:

http://www.arch.cs.titech.ac.jp/event/fit2006.html

[20]Cell Broadband Engine 公開情報:http://cell.scei.co.jp

- [21] 宮岡祐一郎,戸川望,柳澤政生,大附辰夫:不規則なデータパスを持つプロセッサのハード ウェア/ソフトウェア協調合成手法,回路とシステム(軽井沢)ワークショップ,2003
- [22]小田雄一,宮岡祐一郎,戸川望,橘昌良,柳澤政生,大附辰夫:システムLSI 設計における定性 的側面を考慮したハードウェア/ソフトウェア分割システム,情報処理学会 DA シンポジ ウム 2003,pp.169-174,2003.